差分晶振输出：
PECL (Positive Emitter Coupled Logic)3.3~4.0V
LVPECL（低压PECL）1.7~2.4V
CML(电流模式逻辑)0.4 ~ 1.2V和2.6~3.3V
LVDS(低压差分信号)1.0~ 1.4V
HCSL(高速电流转向逻辑)0.0~0.75V

正弦波- 是晶体或振荡器电路的标准或“自然”信号输出。它由一个基本的正弦频率输出组成。线性正弦波输出提供了所有输出中最好的相位噪声性能。这些非常适合需要高质量输出信号的应用。
Clipped Sine Wave - 正弦波输出被操纵，因此它不会达到其最大高或低。通过这样做，您可以在不牺牲任何所需相位噪声性能的情况下创建方波输出。

CMOS、HCMOS和LVCMOS
CMOS、HCMOS和LVCMOS都属于互补金属氧化物半导体类别。它们是方波数字输出，最适合低频时钟，通常低于
250MHz。这允许时钟输出和芯片输入之间的直接连接。在大多数情况下，可以使用低阻值串联电阻来有效减少信号反馈并保持可靠的信号完整性。还有可能更适合您的特定需求的高速和低压选项

这是一种较旧的数字输出标准，大部分已被CMOS技术所取代。这是因为CMOS提供了更低的成本和更好的噪声性能。CMOS和TTL都非常适合低功耗、更高的输出摆幅，并且成本相对较低。
差分输出提供180°异相的双输出信号线。这对信号质量有很多好处，包括：
更好的上升和下降时间
卓越的抖动和相位噪声性能
改进的共模噪声抑制
有助于减少电磁和射频干扰

ECL或发射极耦合逻辑
ECL主要是作为TTL的一个很好的替代品引入的。ECL电路可以非常迅速地改变状态，使其更适合高速数据传输。差分输出的缺点之一是它们需要显着更高的电源电流才能运行。ECL在使用过程中也使用负电源。当尝试连接到正基电源设备时，这可能会带来挑战。 

PECL 输出经常用于高速时钟分配电路。这是因为PECL提供了高抗噪性、在长线路长度上驱动高数据速率的能力，以及由于大电压摆幅带来的良好抖动性能。然而，PECL 需要高功耗才能运行，这是主要缺点。 
LVPECL 为千兆以太网和光纤通道的使用提供了良好的基础。LVPECL在电气上类似于LVDS，但提供更大的差分电压摆幅和略低的功率效率。LVPECL的输出可能会出现挑战，因为发射电压需要终止。此外，芯片中的差分电路可能具有不同的输入容差。请务必检查是否正确终止以获得最佳性能。

电流模式逻辑 (CML)
CML 具有与LVPECL相似的性能。这里的主要区别在于CML不需要外部偏差。这使得CML在低功耗成为问题时成为LVPECL的良好替代品。

LVDS类似于LVPECL输出，但LVDS的功耗更低，电压波动也更小。LVDS差分晶体通常用于满足高速数据传输需求，例如时钟分配或背板收发器。对于更高的数据速率，通常首选 HCSL、CML 或 LVPECL，但它们比 LVDS 需要更多的功耗。其他好处包括降低对噪声的敏感性，并且易于在 CMOS IC 中实现。 
与 PECL 相比，LVDS 的一个缺点是其抖动性能降低，但正在研究新技术以实现与 LVPECL 相同水平的抖动性能。